| 000 |
|
01194nam0 2200289 450 |
| 001 |
|
1000173868 |
| 005 |
|
20191121145535.0 |
| 010 |
__ |
■a978-7-121-34898-3■dCNY99.00 |
| 100 |
__ |
■a20181030d2018 em y0chiy50 ea |
| 101 |
0_ |
■achi |
| 102 |
__ |
■aCN■b110000 |
| 105 |
__ |
■aak z 000yy |
| 106 |
__ |
■ar |
| 200 |
1_ |
■a基于Quartus Prime的数字系统Verilog HDL设计实例详解■f周润景, 李志, 张玉光编著■Aji +...... |
| 205 |
__ |
■a第3版 |
| 210 |
__ |
■a北京■c电子工业出版社■d2018.09 |
| 215 |
__ |
■a460页■c图■d26cm |
| 225 |
2_ |
■aEDA应用技术■AEDA ying yong ji shu |
| 330 |
__ |
■a本书以语法与实例结合的方式来讲解可编程逻辑器件的设计方法, 软件开发平台为Altera公司的Quartus Prim+...... |
| 410 |
_0 |
■12001 ■aEDA应用技术 |
| 606 |
0_ |
■aVHDL语言■x程序设计■AVHDL yu yan |
| 690 |
__ |
■aTP312.8■v5 |
| 701 |
_0 |
■a周润景■4编著■Azhou run jing |
| 701 |
_0 |
■a李志■4编著■Ali zhi |
| 701 |
_0 |
■a张玉光■4编著■Azhang yu guang |
| 801 |
|
■aCN■bGSXY■c20191121 |
| 905 |
|
■aGSXY■fTP312.8/Z681=3■g1390773■g1390774 |
(共0票)
评价
