| 000 |
|
01127nam0 2200313 450 |
| 001 |
|
1000182221 |
| 005 |
|
20200723142046.0 |
| 010 |
__ |
■a978-7-5606-4924-5■dCNY34.00 |
| 100 |
__ |
■a20190128d2018 em y0chiy50 ea |
| 101 |
0_ |
■achi |
| 102 |
__ |
■aCN■b610000 |
| 105 |
__ |
■aa a 000yy |
| 106 |
__ |
■ar |
| 200 |
1_ |
■aVerilog程序设计与EDA■f刘靳, 刘笃仁编著■AV e r i l o g cheng xu she ji +...... |
| 205 |
__ |
■a第2版 |
| 210 |
__ |
■a西安■c西安电子科技大学出版社■d2018 |
| 215 |
__ |
■a231页■c图■d26cm |
| 300 |
__ |
■a高等学校电子信息类专业“十二五”规划教材 |
| 320 |
__ |
■a有书目 (第231页) |
| 330 |
__ |
■a本书主要内容包括:Verilog HDL的基本结构与描述方式、Verilog HDL的基本要素、Verilog HD+...... |
| 606 |
0_ |
■aVHDL语言■j教材■x程序设计■x高等学校■AVHDL yu yan |
| 606 |
0_ |
■a电子电路■j教材■x计算机辅助设计■x高等学校■Adian zi dian lu |
| 606 |
0_ |
■aEDA |
| 690 |
__ |
■aTP312-43■v5 |
| 690 |
__ |
■aTN702-43■v5 |
| 701 |
_0 |
■a刘靳■4编著■Aliu jin |
| 701 |
_0 |
■a刘笃仁■4编著■Aliu du ren |
| 801 |
|
■aCN■bGSXY■c20200723 |
| 905 |
|
■aGSXY■fTP312-43/L481=2■g1404263 |