| 000 |
|
01304nam0 2200301 450 |
| 001 |
|
0 |
| 005 |
|
20250528083515.0 |
| 010 |
__ |
■a978-7-121-48908-2■dCNY99.00 |
| 100 |
__ |
■a20241102d2024 em y0chiy50 ea |
| 101 |
0_ |
■achi |
| 102 |
__ |
■aCN■b110000 |
| 105 |
__ |
■aak z 000yy |
| 106 |
__ |
■ar |
| 200 |
1_ |
■a基于Quartus Prime的数字系统Verilog HDL设计实例详解■f徐宏伟, 周润景, 彭雪梅编著■Aji+...... |
| 205 |
__ |
■a第4版 |
| 210 |
__ |
■a北京■c电子工业出版社■d2024.9 |
| 215 |
__ |
■ax, 464页■c图■d26cm |
| 225 |
2_ |
■aEDA应用技术■AEDA ying yong ji shu |
| 330 |
__ |
■a本书以Altera公司全新推出的QuartusPrime18.1为设计平台, 结合大量的实例来介绍基于Verilog+...... |
| 333 |
__ |
■a本书适合从事数字系统设计的研发人员阅读, 也可以作为高等学校电子、通信、自动化等相关专业的教学用书 |
| 410 |
_0 |
■12001■aEDA应用技术 |
| 606 |
0_ |
■aVHDL语言■x程序设计■AVHDL yu yan |
| 690 |
__ |
■aTP301.2■v5 |
| 701 |
_0 |
■a徐宏伟■4编著■Axu hong wei |
| 701 |
_0 |
■a周润景■4编著■Azhou run jing |
| 701 |
_0 |
■a彭雪梅■4编著■Apeng xue mei |
| 801 |
|
■aCN■bGSXY■c20250528 |
| 905 |
|
■aGSXY■fTP301.2/X394=4■g1843253■g1843254■g1843255 |
(共0票)
评价
